Comment réduire les EMI dans la conception de PCB & Réussir les tests CEM (Guide complet)
Réponse rapide：Pour réduire les EMI dans Conception de PCB et réussissez les tests CEM du premier coup, il vous suffit d'exécuter 3 actions principales: utiliser un panneau à 4 couches, conserver la zone de boucle haute fréquence < 100 mm², et ajoutez un filtrage en mode commun sur chaque interface de câble externe. Après avoir fait ça, Le taux de réussite des tests CEM au premier passage augmente de 25% à plus 85%.
Points exploitables :
-
Choix de stackup: Utiliser 4 couches (Signal-GND-Signal d'alimentation) – Rayonnement 10 à 20 dB inférieur à celui à 2 couches.
-
Zone de boucle: Pour tous les signaux > 50 MHz, conserver la zone du chemin de retour ≤ 100 mm² (à peu près la taille d'une vignette).
-
Condensateurs de découplage: Lieu 0.1 µF + 1 nF en parallèle, dans 2 mm de broche d'alimentation IC.
-
Filtrage des E/S: Tout câble plus long que 30 cm doit avoir une self de mode commun.
-
Auto-vérification rapide: Parcourez la liste de contrôle en 12 points (Section ⑩.5) avant d'aller à la chambre – permet d'économiser plus de 20 000 $ en retouches.
Lors de la conception d'un produit électronique, le PCB est souvent la dernière « ligne de défense invisible ». Le schéma est correct, les tests fonctionnels réussissent, mais une fois que vous entrez dans la chambre EMC, le rayonnement dépasse les limites. C'est un cauchemar pour d'innombrables ingénieurs matériels. Les problèmes EMI ne disparaissent pas d’eux-mêmes; si vous reportez les correctifs jusqu'à la phase de test, les coûts sont multipliés par 10 ou plus.
La bonne nouvelle: 80% des problèmes EMI peuvent être évités à la source grâce à un ensemble systématique de règles de conception de PCB. Cet article ne contient pas de théorie. Plutôt, il fournit un cadre de conception complet – de la sélection de l'empilement et du contrôle de boucle au filtrage des E/S – ainsi qu'une liste de contrôle exploitable en 12 points. Que vous soyez en train de préparer votre premier tableau ou que vous ayez des difficultés à obtenir une certification, ce guide vous aidera à atteindre un taux de réussite EMC de premier passage supérieur à 85%.
À qui s'adresse ce guide PCB EMI/EMC – Public cible
👉 Public cible:
-
Ingénieurs matériel / Ingénieurs en conception de circuits imprimés – besoin spécifique, règles de mise en page exploitables
-
Test CEM & Ingénieurs certifiés – veulent réduire les retouches à partir de la cause première
-
Chefs de produits / Porteurs de projet – évaluer les compromis entre le nombre de couches, coût, et délais de mise sur le marché
-
Équipes de startups / Concepteurs à faible volume – manque d’équipe EMC dédiée, besoin d'un cadre d'autocontrôle rapide
Qu'est-ce que les PCB EMI et EMC - Définition, Sources, et exemples simples
Définition standard
EMI (Interférence électromagnétique) dans la conception des PCB, il s'agit d'un rayonnement involontaire généré par des signaux sur la carte.. EMC (Compatibilité électromagnétique) est la capacité de l'appareil à fonctionner correctement dans un tel environnement électromagnétique.
Explication de l'industrie
Au niveau du PCB, EMI vient principalement de boucles de courant en mode différentiel (créer des champs magnétiques) et chemins de courant de mode commun (créer des champs électriques). La conception CEM concerne contrôler la source, couper le chemin, et protéger les nœuds sensibles.
Exemple simple
UN 5 trace d'horloge non terminée de 1 cm de long portant un 100 L'onde carrée MHz peut générer -20 dBm de rayonnement, réduisant la sensibilité d'un module WiFi adjacent en 15 dB.
Comment concevoir des PCB pour la conformité EMI/EMC – Une approche par étapes étape par étape
Méthode de conception EMI/EMC de PCB en couches (3architecture à plusieurs couches)
🔹 Couche 1: Conception au niveau de l'architecture
Étape 1: Empilement & Partitionnement
-
Empilement recommandé à 4 couches: Signal – Plan de masse – Plan de puissance – Signal
-
Partitionnement: Analogique / Numérique / Pouvoir / Régions d'E/S – conservez-les dans de longues bandes, éviter le routage à travers les régions
-
Chaque couche de signal doit être adjacente à un plan GND solide (chemin de retour continu)
Conception au niveau de l'architecture
🔹 Couche 2: Conception au niveau du routage
Étape 2: Contrôle de boucle & découplage
-
Calculer la zone de retour pour chaque signal critique: Superficie ≤ 100 mm² (pour les signaux > 100 MHz)
-
Stratégie de condensateur de découplage: 0.1 µF + 1 nF en parallèle, placé à l'intérieur 2 mm de broche d'alimentation IC
-
Signaux critiques: Horloges, PWM, RDA, LVDS – utiliser des traces de garde ou une référence au plan adjacent
Conception au niveau du routage
🔹 Couche 3: Conception au niveau de la mise en œuvre
Étape 3: Filtration & blindage
-
Zones des connecteurs d'E/S: Tous les signaux sortants doivent passer par une self de mode commun ou une perle de ferrite + condensateur à la masse du châssis
-
Un blindage métallique peut: Pour les sections RF ou les zones très bruyantes, ajouter un cadre de blindage avec un espacement des contacts ≤ λ/20
-
Par couture: Placer des vias de couture tous les 1 à 2 cm pour éviter la résonance de la cavité
Conception au niveau de la mise en œuvre
✅ Ci-dessus le complet méthode de conception en couches: de l'architecture → routage → filtrage périphérique, contrôler les EMI couche par couche.
Cas réel
Exemple de cas:
Une entreprise produisant systèmes d'infodivertissement automobiles réduit son émissions rayonnées (30–200 MHz) par 15 dB et a réussi le CISPR 25 Classe 3 à la première tentative de:
-
Méthode 1: Tout a été déplacé 50 Traces d'horloge MHz à référencer à une couche GND adjacente, réduisant la zone de boucle en 85%.
-
Méthode 2: Ajout d'un self de mode commun (100 µH) et Condensateur Y à l'entrée de puissance, chute du courant de mode commun de 12 dB.
-
Méthode 3: Modification de l'empilement à 4 couches (S-G-P-S) et appliqué le 20Règle H (Plan de puissance encastré, espacement des couches de 20 × par rapport au plan de masse).
Résultat: Cycle de certification raccourci de 4 mois à 1 mois, tours de planche réduits de 3 à 0.
7 Facteurs clés affectant les performances EMI et CEM des PCB
H3: 1. Nombre de couches & distance dans le plan adjacent
Impact: 2Les cartes à 4 couches émettent 10 à 20 dB de plus que les cartes à 4 couches.. Distance du signal au plan ≥ 0.2 mm augmente considérablement l'inductance de boucle.
H3: 2. Zone de boucle
Impact: Doubler la zone de boucle augmente l'intensité du champ rayonné de 6 dB. Pour les signaux haute fréquence, la zone de boucle doit être < 1 cm².
H3: 3. Contenu harmonique de l'horloge
Impact: Horloges avec temps de montée ≤ 1 ns produisent de fortes harmoniques à 300 MHz, tripler le risque de dépassement des limites d’émission.
H3: 4. Intégrité du plan de sol
Impact: Les divisions ou les fentes forcent les chemins de retour à faire un détour, augmenter la tension de mode commun > 300 mV et provoquant un rayonnement.
H3: 5. Filtrage des E/S
Impact: Câbles longs (>30 cm) sans filtrage de mode commun, agissent comme des antennes efficaces, rayonnant 20 dB supérieur au PCB lui-même.
H3: 6. Via le nombre et le placement
Impact: Les vias à changement de couche brisent le chemin de retour; sans vias GND associés, la zone de boucle augmente de 5 à 10x.
H3: 7. Densité de mise en page & couplage
Impact: Espacement des traces numérique-analogique < 0.5 mm peut provoquer une diaphonie de -40 dB, dégradation de l'immunité CEM.
Comparaison des conceptions et références de l'industrie des circuits imprimés EMI/EMC: 2-Couche vs 4 couches
Gamme industrielle typique (3chambre du compteur, CISPR 22/FR 55032)
| Complexité | Couches | Taux CEM du premier passage | Coût moyen de reprise |
|---|---|---|---|
| Faible | 2 | 20–35% | 3k–8k |
| Moyen | 4 | 60–75% | 1k–3k |
| Haut | 6+ | 85–95% | 0.5k–1.5k |
Tableau de comparaison: 2‑couche vs 4‑couche (suivre les directives)
| Article | 2-couche (pas de mesures EMI) | 4-couche (guide suivant) |
|---|---|---|
| Coût | 1x | 2.5-3x |
| Performance (30–200 MHz) | 40–55 dBµV/m | 25–35 dBµV/m |
| Risque | Taux de première réussite ~25 % | Taux de première réussite >75% |
| Besoin de blindage externe | Habituellement requis | Peut-être pas nécessaire |
Comment choisir l'empilement de couches de PCB et les stratégies d'atténuation des interférences électromagnétiques
Si tu:
-
Vous voulez le coût de nomenclature le plus bas → choisir 2PCB à couche unique + disposition stricte + châssis conducteur
-
Vous voulez un délai de mise sur le marché le plus rapide possible → choisir 4-couche (S-G-P-S) + suivre la liste de contrôle, éviter le bouclier métallique
-
Avoir des interfaces à haut débit (USB 3.0, RDA) → doit choisir ≥4 couches à impédance contrôlée
-
Avoir de longs câbles externes (>30 cm) → doit ajouter une self de mode commun sur chaque groupe d'E/S
-
Avoir un bruit d'alimentation instable → éviter la division du plan de puissance, ajoutez un condensateur en vrac tous les 2 pouces
La liste de contrôle exploitable en 12 points
Chaque élément peut être utilisé directement lors de la révision de la disposition des PCB ou de l'autotest. Complétez tout 12, et le taux de test CEM au premier passage augmente par rapport à la moyenne du secteur. 35% à 85%+.
-
Vérification de l'empilement: Chaque couche de signal est-elle adjacente à un plan GND solide? (Pour 2 couches, traces de garde obligatoires.)
-
Contrôle de zone de boucle: Pour tous >50 Signaux MHz, zone de retour ≤ 100 mm².
-
Placement du découplage: 0.1 µF + 1 nF en parallèle, dans 2 mm de broche d'alimentation IC.
-
20Règle H: Plan de puissance encastré ≥20× espacement des couches par rapport au plan de masse adjacent (au moins 1 MM).
-
Par couture: Le long des bords du plan de sol et entre différentes régions du sol, ajouter des vias de couture tous les 10 à 20 mm.
-
Filtrage des E/S: Chaque signal quittant le tableau (câble >30 cm) doit passer par une self de mode commun ou un filtre LC.
-
Remède pour un passage à niveau fractionné: Si un signal doit traverser un split, ajouter un 1 Pont de condensateur nF.
-
Terminaison d'horloge: Toutes les sorties d'horloge doivent avoir une résistance série 22-33 Ω placée à proximité de la source.
-
Boucle d'alimentation à découpage: Zone de boucle de puissance < 3 cm², Largeur du cuivre du nœud SW ≤ 3 MM.
-
Mise à la terre du blindage: Espacement des contacts du blindage ≤ λ/20 (Par exemple, ≤1,5 cm à 1 Ghz).
-
Partitionnement analogique/numérique: Aucun signal numérique acheminé sous la région analogique; utiliser une connexion à point unique ou en pont.
-
Remplissage de zones inutilisées: Remplissez les zones vides avec du cuivre moulu et ajoutez des vias à la terre principale tous les 5 MM.
Comment optimiser la disposition des PCB existants pour de meilleures performances EMI
-
Méthode 1 – Ajouter une terminaison de série source: 22Une résistance de –33 Ω sur la sortie d'horloge ralentit le temps de montée de 20 à 30 %, réduisant le rayonnement de 4 à 6 dB.
-
Méthode 2 – Réduire la zone de boucle: Lors du changement de couche pour les signaux haute fréquence, ajoutez un compagnon GND via pour raccourcir le chemin de retour de 5x.
-
Méthode 3 – Optimisation EMI en mode commun: Remplacez les billes de ferrite par ferrite enroulée (impédance ~600 Ω @ 100 MHz) sur l'entrée de puissance et les conducteurs de palangres, améliorer le rejet en mode commun en 12 dB.
Erreurs courantes de conception de PCB EMI/EMC et leurs conséquences
-
Erreur 1 – Routage sur des plans divisés → Les forces ont détourné le chemin du retour, pics de rayonnement de 10 à 20 dB, oscillation possible.
-
Erreur 2 – Découplage excessif des condensateurs (>5 MM) → Augmente l'inductance de découplage, le bruit haute fréquence circule dans le plan de puissance, création d'une antenne en mode commun.
-
Erreur 3 – Pas d'isolation sur la zone E/S → Le bruit se couple directement aux câbles, devenant le radiateur dominant et provoquant l'échec du test.
-
Erreur 4 – Ignorer la règle des 20H → Le rayonnement des bords du plan de puissance provoque des pics dans 500 Région MHz – 1,5 GHz.
-
Erreur 5 – Mauvaise mise à la terre du blindage → Shield devient un radiateur d'appoint, aggravation des émissions de 3 à 6 dB.
Tableau structuré
Tableau de bord des risques EMI des PCB (Auto-évaluation au stade de la conception)
| Article | Excellent (0 risque) | Acceptable (>1 retravail de jour) | Dangereux (certains échouent) |
|---|---|---|---|
| Empilement | S-G-P-S ou mieux | S-G-S mais pas de plan solide | 2‑couche non planifiée |
| Zone de boucle (100 MHz) | < 50 mm² | 50–200 mm² | > 200 mm² |
| Distance de découplage | ≤ 2 MM | 2–5 mm | > 5 MM |
| Filtrage des E/S | Self de mode commun + CL | Perle de ferrite uniquement | Pas de filtre |
| Terminaison d'horloge | Série R + RC en option | Résistance série uniquement | Pas de résiliation ni résiliation parallèle |
| Intégrité du sol | Pas de division, vias à coutures denses | Quelques scissions, pas de couture | Longue fente, croisement de signaux |
Résumé
-
Logique de base: Les problèmes de PCB EMI/EMC sont un compromis entre zone de boucle, intégrité du plan, et filtrage.
-
Norme de jugement: Si votre conception satisfait à la liste de contrôle en 12 points et à la zone de boucle de signal critique < 100 mm², probabilité de test CEM au premier passage > 85%.
-
Recommandations finales:
-
Faible vitesse ≤ 50 MHz et 2 couches → appliquer le contrôle de boucle + Filtrage des E/S
-
Grande vitesse >100 MHz → obligatoire 4+ couches + 20H + par couture
-
Câbles longs → self de mode commun obligatoire
-
Si le budget le permet → effectuer un pré-scan interne avec une sonde en champ proche + analyseur de spectre, coûte 10 fois moins cher qu’une retouche tardive
-
FAQ
T1: Quelle est la règle de conception de PCB la plus importante pour EMI?
UN: Minimiser la zone du chemin de retour des signaux haute fréquence. Chaque 1 cm² de surface de boucle correspond à environ 4 dB de changement de rayonnement.
T2: Pourquoi ma carte à 2 couches échoue-t-elle toujours aux tests CEM?
UN: 2les panneaux à plusieurs couches n'ont pas de plan de référence adjacent, rendre les zones de boucle naturellement grandes. Vous avez besoin d'un routage de garde strict, de nombreux condensateurs d'assemblage, et généralement un bouclier.
T3: Comment réparer les EMI sans relancer le PCB?
UN: Essayer: ajouter des ferrites encliquetables sur les câbles, coller du ruban de cuivre sur les traces de la couche supérieure et connecter à la terre, ou remplacez les pilotes par des versions à temps de montée plus lent.
T4: Quelle est la règle des 20H?
UN: Écartez le bord du plan de puissance par rapport au plan de masse en 20 fois l'espacement des couches pour réduire le rayonnement des bords. Récréation typique: 2–4mm.
Q5: De combien de vias de couture ai-je besoin?
UN: Au moins un tous les λ/20. Pour 500 MHz, soit environ 3 cm; une bonne pratique est un espacement de 1 à 2 cm le long des bords du PCB ou à travers les divisions du plan.
Q6: Quel est le meilleur pour les EMI : masse solide ou masse analogique/numérique divisée?
UN: Les designs modernes préfèrent plan de masse solide + partitionnement physique sauf si vous disposez d'un ADC de très haute précision (>16-peu), où divisé + le pont peut être envisagé.
Q7: Un PCB plus épais aide-t-il les EMI?
UN: Pas nécessairement. Plus épais (>1.6 MM) augmente la zone de boucle; standard 1.6 mm c'est bien. Pour les conceptions à grande vitesse, diluant (0.8–1,0mm) avec 4 les couches c'est mieux.
Q8: Puis-je utiliser une conception microvia uniquement pour EMC?
UN: Oui, mais vous devez accompagner chaque changement de couche via d'un via de masse; sinon les microvias augmentent également la surface de la boucle.
