Processo de design de PCB HDI explicado em detalhes

Análise detalhada do processo completo de design de PCB HDI

1. Análise de requisitos e preparação pré-projeto

Objetivo Central

Converta requisitos abstratos em especificações de projeto acionáveis ​​e confirme a viabilidade de fabricação.

Processo de execução detalhado

Investigação de requisitos (Subetapas)

• Confirmação com a equipe de produto:
  Cenários de aplicação (eletrônica de consumo / médico / industrial), ambiente operacional (temperatura / umidade / vibração), ciclo de vida do produto (≥5 anos requer maior confiabilidade)

• Confirmação com engenheiros de hardware:
  Modelos IC principais (Por exemplo, Parâmetros do pacote BGA), arquitetura de energia (níveis de tensão / requisitos atuais), tipos de sinal (de alta velocidade / analógico / digital)

• Comunicação Preliminar com Fabricante de PCB:
  Confirme os limites de fabricação (laser mínimo via diâmetro / contagem máxima de camadas / capacidade de controle de impedância)

Documento de Requisito (SOR) Preparação (Entregável)

Ferramentas e preparação de recursos (Subetapas)

• Configuração de software de projeto:
  Instale plug-ins correspondentes (Altium → Kit de ferramentas HDI; Cadência → Otimizador de Microvia), importar bibliotecas de processos do fabricante (Modelos padrão IPC-2226A)

• Coleção de material de referência:
  Planilhas de dados do Core IC (concentre-se na pinagem do pacote e nos requisitos de energia), especificações do processo do fabricante (parâmetros de perfuração a laser / processo de laminação), padrões da indústria (IPC-6012E)

• Decisão do portão de processo:
  Prossiga para a próxima etapa somente após a aprovação do documento SOR e a confirmação da viabilidade do processo do fabricante (fabricante deve emitir um Carta de confirmação de compatibilidade de processo).

2. Design de empilhamento

Design de empilhamento

Objetivo Central

Definir estrutura de camadas, cego/enterrado via distribuição, e estratégia de controle de impedância para permitir roteamento subsequente.

Processo de execução detalhado

Determinação da contagem de camadas empilhadas (Subetapas)

• Estimativa da camada de sinal:
  Calcule as camadas de sinal necessárias com base em sinais críticos (de alta velocidade / diferencial).
  Siga o princípio: uma camada de sinal corresponde a uma camada de referência.
  Exemplo: 8 Pcie 4.0 pares diferenciais → 4 camadas de sinal + 4 camadas de referência = 8 camadas

• Alocação de camada de energia/terra:
  Divida por domínios de tensão (Por exemplo, 3.3 V / 1.8 V / tensão central).
  Cada domínio de tensão principal requer pelo menos uma camada de potência e uma camada de terra adjacente.

• Cego/enterrado por meio de correspondência de camada:
  Se forem necessárias vias cegas para “Top → L2” e “L7 → Bottom”, e vias enterradas para “L3 → L6”, o empilhamento deve ser:
  Principal (S1) -L2 (S2) -L3 (P1) –L4 (G1) –L5 (G2) -L6 (P2) -L7 (S3) - Fundo (S4)

Design de parâmetros de empilhamento (Subetapas)

• Alocação de espessura de camada:
  Combinação padrão: camada de sinal 0.07 mm + dielétrico 0.1 mm + camada de energia 0.1 mm
  Exemplo de espessura total 1.6 mm:
  0.07 × 4 + 0.1 × 3 + 0.1 × 1 = 1.6 mm

• Simulação e Validação de Impedância:
  Usar Ansys SIwave, espessura da camada de entrada e valores Dk, simular impedância diferencial e de terminação única.
  Ajuste a espessura dielétrica se a impedância se desviar (Por exemplo, aumentar a espessura dielétrica se a impedância for muito baixa).

• Cegos/enterrado via planejamento de caminho:
  Desenhe através de diagramas de conexão (Por exemplo, S1 → S2 cego via, S3 → S4 cego via, L3→L6 enterrado via) para evitar sobreposição.

Produtos de design empilhados

• Desenho de estrutura empilhada (espessura da camada / Materiais / através de tipos)

• Relatório de simulação de impedância

• Cegos/enterrado via tabela de distribuição

Critérios de Portão de Processo:
Erro de impedância ≤ ±3%, cego/enterrado via proporção de aspecto ≤ 0.75:1, o alinhamento camada a camada atende aos requisitos do fabricante (dentro de ±25 μm).

3. Seleção de componentes e design de posicionamento

Seleção de componentes e design de posicionamento

Processo de ução (Ordem de colocação)

Confirmação de seleção de componentes (Pré-etapa)

• Prioridade do pacote:
  Prefiro 0201 / 01005 pacotes (confirme a capacidade SMT); ICs principais priorizam pacotes BGA/CSP para reduzir o espaço ocupado.

• Verificação de compatibilidade de materiais:
  Confirme o passo do pino (≥0,4 mm para viabilidade de roteamento), dissipação de energia (≤2 W por componente; superior requer design térmico).

Etapas de execução da veiculação

• Corrigir componentes principais:
  Coloque CPU/GPU/FPGA no centro da placa. Reserve espaço térmico por folha de dados (≥4 vias térmicas sob BGA).

• Coloque componentes de energia:
  Capacitores de filtro de entrada (10 μF + 0.1 μF) dentro de ≤3 mm dos pinos de alimentação do IC.
  PMIC colocado próximo ao núcleo do IC para minimizar o comprimento do caminho de alimentação.

• Zoneamento de Sinal:

  • Área de alta frequência (≥5 GHz): perto da borda da placa, isolado da área de energia, fechado por blindagem metálica (espaçamento entre pinos de aterramento ≤5 mm)

  • Área analógica (ADC/DAC): zona isolada, ≥3 mm da área digital

  • Área de interface (USB/HDMI): perto da borda da placa, borda do conector ≥5 mm da borda da placa

• Ajuste de componentes periféricos:
  Componentes passivos colocados próximos aos pinos IC correspondentes (caminho do sinal ≤5 mm), evite posicionamento entre zonas.

Otimização e verificação de posicionamento

• Simulação Térmica:
  Usar Flotherm; temperatura do ponto de acesso ≤85 °C (caso contrário, adicione vias térmicas ou ajuste o espaçamento).

• Colocação de verificações RDC:

  • Espaçamento dos componentes ≥0,3 mm (componentes de potência ≥1 mm)

  • Marcações claras de polaridade

  • Folga BGA ≥1 mm para retrabalho

Entregáveis ​​de veiculação

• Desenho de posicionamento de componentes

• Relatório de simulação térmica

• Relatório de canais RDC

Critérios de Portão de Processo:
Sem violações térmicas, zero erros críticos de DRC, aprovação de pré-revisão do fabricante.

4. Perfuração a Laser e Projeto de Metalização Via

Perfuração a Laser e Projeto de Metalização Via

Processo de execução detalhado

Projeto do esquema de perfuração

• Definir através de tipos (cego / enterrado / através), gerar via mapa de distribuição (diâmetro / profundidade / camadas conectadas).

• Combine os parâmetros do laser com base no material base e confirme a capacidade do fabricante.

• Via regras de liberação:
  Através do centro ≥0,3 mm da borda da almofada, ≥0,2 mm da abertura da máscara de solda, não por sobreposição.

Via Processo de Metalização

• Esfregaço de plasma (1000 C, 60 é) → micro-gravação química

• Cobre sem eletricidade: 28 ° c, 18 min, espessura ≥0,5 µm

• Galvanoplastia: 2.5 A/dm², 75 min, espessura final do cobre ≥20 µm

• Inspeção de qualidade: raio X (sem vazios/rachaduras), cobertura de cobre de microseção ≥95%

Critérios de Portão de Processo:
Não por meio de conflitos, parâmetros de metalização compatíveis, inspeção aprovada.

5. Projeto de roteamento

Projeto de roteamento

Fluxo de execução detalhado (por prioridade de roteamento)

Preparação Pré-Roteamento (Subetapas)

• Definir regras de roteamento:
  Largura do traço / espaçamento (mínimo 2 mil / 2 mil), valores de impedância (single-ended 50 Oh / diferencial 100 Oh), incompatibilidade de comprimento de par diferencial ≤ 3 mm.

• Atribuir camadas de roteamento:
  Sinais de alta velocidade → camadas externas/internas adjacentes aos planos de referência;
  Roteamento de energia → camadas de energia;
  Sinais de baixa velocidade → camadas restantes.

Execução de Roteamento (Subetapas)

• Roteamento de energia:
  Calcule a largura do traço com base na corrente (eu = 0.01 × A).
  Exemplo: 3 Uma corrente → 1.5 mm largura do traço (35 µm de cobre).
  Camadas de energia divididas para isolar diferentes domínios de tensão (lacuna de isolamento ≥ 2 mm).

• Roteamento de sinal de alta velocidade (Maior prioridade):

  • Pares diferenciais: largura do traço = espaçamento (0.2 mm / 0.2 mm), roteamento paralelo → use compensação serpentina para incompatibilidade de comprimento (raio de curvatura ≥ 5 × largura do traço).

  • Através do manuseio: perfurar vias de sinal de alta velocidade para remover stubs ≥ 1 mm, evitando multicamadas via travessia.

  • Topologia: Pcie / Sinais USB de alta velocidade usam topologia Fly-by; comprimento do ramo ≤ 30 mm.

• Roteamento de sinal analógico:
  Roteado separadamente, ≥3 mm de sinais digitais; use traços de blindagem (terreno ao redor).

• Roteamento de sinal de baixa velocidade:
  Preencha o espaço restante, evite corridas paralelas com sinais de alta velocidade (espaçamento ≥ 2 mm).

Projeto de Sistema Terrestre (Executado em paralelo)

• Terreno Digital: plano de terra contínuo cobrindo a região digital.

• Terra Analógica: plano separado, conexão de ponto único ao aterramento digital na entrada de energia.

• Terra de alta frequência: terra de malha, espaçamento da grade ≤ λ/20, onde λ = velocidade da luz / frequência do sinal.

Otimização e verificação de roteamento (Subetapas)

• Simulação de integridade de sinal:
  Use Cadence Sigrity para simular diagramas oculares (altura dos olhos ≥ 0.5 V, largura dos olhos ≥ 0.5 IU).

• Verificação de roteamento RDC:
  Certifique-se de que não haja violações de largura/espaçamento do traço, sem descontinuidades de impedância, sem loops de terra.

Roteamento de entregas

• Layout de roteamento (Gerber / CAD)

• Relatório de simulação de integridade de sinal

• Relatório de roteamento RDC

Critérios de Portão de Processo:
Os resultados da simulação atendem às especificações, zero erros críticos de DRC, e sem descontinuidades de impedância em sinais de alta velocidade → prossiga para a verificação DFM.

6. DFM (Design para Manufaturabilidade) Verificação

(Proteção de Processo: Prevenindo o retrabalho do projeto)

Fluxo de execução detalhado (na sequência de inspeção)

Autoverificação do projeto (Subetapas)

Abra as ferramentas DFM no software de design de PCB (Alto DFM / Verificação de cadência DFM) → selecione itens de inspeção (como mostrado na tabela abaixo) → gerar um relatório de autoverificação.

Pré-avaliação do fabricante (Subetapas)

• Envio de arquivo:
  Gerber X2 + IPC-2581 + mesa de perfuração + BOM → fabricante emite um Relatório de revisão do DFM.

• Correção de problema:
  Modifique o design de acordo com o feedback do fabricante
  (Por exemplo, vias de laser menores que a capacidade → ajuste ao diâmetro mínimo suportado pelo fabricante).

Verificação Final (Subetapas)

• Autoverificação secundária:
  Execute novamente as ferramentas DFM após as revisões → zero violações.

• Validação de construção de protótipo:
  Prototipagem em pequenos lotes (5–10 placas recomendadas) → verificar a soldabilidade e o desempenho do sinal.

Entregáveis ​​do DFM

• Relatório de autoverificação do DFM

• Relatório de revisão do DFM do fabricante

• Arquivos de projeto revisados

Critério de Portão de Processo:
Aprovação do fabricante obtida, sem problemas de bloqueio de fabricação, rendimento do protótipo ≥ 90% → prossiga para a seleção do acabamento superficial.

7. Seleção e design de acabamento de superfície

(Etapa Final do Processo: Impacta a confiabilidade da soldagem & Vida útil)

Fluxo de execução detalhado

Seleção do processo de acabamento superficial (Subetapas)

Selecione com base nos requisitos da aplicação (lógica de decisão de referência):

• Sensível ao custo: Osp (eletrônica de consumo)

• Aplicações de alta frequência: Imersão Prata / Enepic (estações base, roteadores)

• Vários ciclos de refluxo: Concordar / Enepic (médico, industrial)

• Ambientes agressivos: Enepic (militares, aeroespacial)

Confirme a capacidade do fabricante, por exemplo:

• Espessura do ouro ENIG: 0.05–0,1 μm

• Espessura OSB: 0.2–0,5 μm

Requisitos de projeto de acabamento de superfície (Subetapas)

• Cobertura de almofada:
  Todas as almofadas de solda devem ser totalmente cobertas pelo acabamento superficial; recomenda-se que os pontos de teste sejam concluídos para testar a confiabilidade.

• Manuseio de borda da placa:
  As áreas livres de cobre ao longo da borda da placa não devem receber acabamento superficial para evitar o levantamento da borda.

Critério de Portão de Processo:
O acabamento da superfície atende aos requisitos da aplicação e pode ser fabricado → prossiga para testes e validação.

8. Processo de teste e validação

Processo de teste e validação

Fluxo de execução detalhado (na sequência de testes)

Teste elétrico (Subetapas)

• Teste aberto/curto:
  Testador de sonda voadora (precisão ±0,01 mm) → 100% cobertura (IPC-9262) → sem aberturas ou shorts.

• Teste de impedância:
  TDR (Refletômetro no Domínio do Tempo) → espaçamento entre pontos de teste ≤ 50 mm → desvio ≤ ±3% (sinais de alta velocidade).

• Teste de integridade de sinal:
  Osciloscópio (largura de banda ≥ 3× frequência do sinal) → diagrama ocular atende às especificações
  (altura dos olhos ≥ 0.5 V, largura dos olhos ≥ 0.5 IU).

Inspeção Física (Subetapas)

• Inspeção de raios X:
  Desvio de alinhamento camada a camada ≤ ±15 μm; sem cego/enterrado via offset.

• Análise de microseção:
  Através da espessura do cobre da parede ≥ 20 μm; sem vazios ou rachaduras.

• Inspeção de acabamento superficial:
  Espessura do ouro ENIG 0,05–0,1 μm; Camada OSP livre de oxidação.

Teste de confiabilidade (Subetapas)

• Teste de ciclagem térmica:
  −40 °C a 125 ° c, 1000 ciclos → sem rachaduras nas juntas de solda.

• Teste de envelhecimento por calor úmido:
  85 ° c / 85% RH, 1000 horas → resistência de isolamento ≥ 10¹⁰ Ω.

• Teste de vibração:
  10–2000Hz / 10 g, 6 horas → nenhum dano estrutural.

Processo de Tratamento de Não Conformidade

• Falha no teste elétrico:
  Investigar roteamento ou problemas de metalização → redesenhar e verificar novamente.

• Falha no teste de confiabilidade:
  Otimize materiais (Por exemplo, laminados de alta Tg) ou estrutura (Por exemplo, design térmico aprimorado) → testar novamente.

Entregáveis ​​Finais

• Relatório de teste elétrico

• Relatório de Inspeção Física

• Relatório de teste de confiabilidade

• Pacote de design de produção em massa
  (Gerber + IPC-2581 + Bom + especificações de teste)

Padrão de Encerramento de Processo:
Todos os testes passaram, arquivos de produção concluídos, e fabricante capaz de produção em massa estável de acordo com a documentação.